Um contador assíncrono pode ter 2ⁿ-1 estados de contagem possíveis, por exemplo, MOD-16 para um contador de 4 bits (0-15), tornando-o ideal para uso em aplicações de divisão de frequência. Mas também é possível utilizar a configuração básica de contador assíncrono para construir contadores especiais com estados de contagem inferiores ao seu número máximo de saída. Por exemplo, contadores de módulo ou MOD.

Isso é alcançado forçando o contador a se resetar para zero em um valor pré-determinado, produzindo um tipo de contador assíncrono que possui sequências truncadas. Assim, um contador de n bits que conta até seu módulo máximo (2ⁿ) é chamado de contador de sequência completa, e um contador de n bits cujo módulo é inferior ao máximo possível é chamado de contador truncado.

Mas por que quereríamos criar um contador assíncrono truncado que não seja MOD-4, MOD-8 ou qualquer outro módulo que seja igual a uma potência de dois? A resposta é que podemos, utilizando lógica combinacional para aproveitar as entradas assíncronas no flip-flop.

Se pegarmos o contador assíncrono de módulo 16 e o modificarmos com portas lógicas adicionais, ele pode ser ajustado para fornecer uma saída de contador de década (divisão por 10) para uso em circuitos de contagem decimal padrão e aritmética.

Esses contadores são geralmente referidos como Contadores de Década. Um contador de década requer resetar para zero quando a contagem de saída atinge o valor decimal de 10, ou seja, quando DCBA = 1010 e, para isso, precisamos alimentar essa condição de volta à entrada de reset. Um contador com uma sequência de contagem de “0000” (BCD = “0”) até “1001” (BCD = “9”) é geralmente chamado de contador BCD (Decimal Codificado em Binário), pois sua sequência de dez estados é a de um código BCD, mas contadores decada binários são mais comuns.

Contador de Década Assíncrono

Esse tipo de contador assíncrono conta para cima em cada borda de descida do sinal de clock de entrada, começando de 0000 até alcançar uma saída 1001 (decimal 9). Ambas as saídas QA e QD agora são iguais a lógica “1”. Na aplicação do próximo pulso de clock, a saída da porta NAND 74LS10 muda de estado de lógica “1” para um nível lógico “0”.

Como a saída da porta NAND está conectada às entradas CLEAR ( CLR ) de todos os flip-flops J-K 74LS73, esse sinal causa todos os Q a serem resetados de volta para binário 0000 na contagem de 10. Como as saídas QA e QD agora são iguais a lógica “0” após o reset dos flip-flops, a saída da porta NAND retorna a um nível lógico “1” e o contador reinicia novamente de 0000. Agora temos um contador de década ou contador de Módulo-10.

Tabela Verdade do Contador de Década

Diagrama de Tempo do Contador de Década

Utilizando a mesma ideia de truncar sequências de saída do contador, o circuito acima pode ser facilmente adaptado para outros ciclos de contagem, simplesmente mudando as conexões nas entradas da porta NAND ou usando outras combinações de portas lógicas.

Por exemplo, um contador de escala de doze (módulo-12) pode ser facilmente feito, apenas conectando as entradas da porta NAND às saídas em “QC” e “QD”, notando que o equivalente binário de 12 é 1100 e que a saída “QA” é o bit menos significativo (LSB).

Uma vez que o módulo máximo que pode ser implementado com n flip-flops é 2ⁿ, isso significa que, ao projetar contadores assíncronos truncados, você deve determinar a menor potência de dois que seja maior ou igual ao seu módulo desejado.

Digamos que desejamos contar de 0 a 39, ou módulo-40 e repetir. Então, o maior número de flip-flops requeridos seria seis, n = 6, dando um MOD máximo de 64, já que cinco flip-flops não seriam suficientes, pois isso apenas nos daria um MOD-32.

Agora, suponha que quiséssemos construir um contador de “divisão por 128” para divisão de frequência; precisaríamos encadear sete flip-flops, uma vez que 128 = 2⁷. Utilizando flip-flops duplos, como o 74LS74, ainda precisaríamos de quatro CI’s para completar o circuito.

Um método alternativo fácil seria usar dois 7493 TTL como contadores/divisores de 4 bits. Uma vez que 128 = 16 x 8, um 7493 poderia ser configurado como um contador de “divisão por 16” e o outro como um contador de “divisão por 8”. Os dois CI’s seriam encadeados para formar um divisor de frequência de “divisão por 128”, como mostrado.

Claro que contadores assíncronos padrão em CI estão disponíveis, como o contador/divisor de ripples programável TTL 74LS90, que pode ser configurado como divisão por 2, divisão por 5 ou qualquer combinação de ambos. O 74LS390 é um CI driver de década dupla muito flexível, com um grande número de combinações de “divisão por” disponíveis, variando de dividir por 2, 4, 5, 10, 20, 25, 50 e 100.

Divisores de Frequência

A habilidade do contador de ripple de truncar sequências para produzir uma saída “divisão por n” significa que contadores, e especialmente contadores de ripple, podem ser usados como divisores de frequência para reduzir uma alta frequência de clock a um valor mais utilizável em relógios digitais e aplicações de temporização. Por exemplo, suponha que precisamos de um sinal de temporização de 1Hz preciso para operar um relógio digital.

Poderíamos facilmente produzir um sinal de onda quadrada de 1Hz usando um chip timer 555 padrão, configurado como um multivibrador astável, mas a ficha técnica do fabricante nos diz que o timer 555 tem um erro de temporização típico de 1-2%, dependendo do fabricante, e em baixas frequências de 1Hz, esse erro de 2% não é bom.

No entanto, a ficha técnica também nos diz que a frequência máxima de operação do timer 555 é de cerca de 300kHz e um erro de 2% nessa alta frequência, embora ainda grande em cerca de 6kHz no máximo, seria aceitável. Assim, ao escolher uma frequência de temporização mais alta, digamos 262.144kHz, e um contador de ripple de 18 bits (Módulo-18), podemos facilmente fazer um sinal de temporização de 1Hz, como mostrado abaixo.

Sinal de temporização de 1Hz de um contador assíncrono de 18 bits

Este é, claro, um exemplo muito simplista de como produzir frequências de temporização precisas, mas utilizando osciladores de cristal de alta frequência e divisores de frequência de múltiplos bits, geradores de frequência de precisão podem ser produzidos para uma gama completa de aplicações, variando de relógios ou watches a temporização de eventos e até mesmo aplicações de piano/sintetizador eletrônico ou música.

Infelizmente, uma das principais desvantagens dos contadores assíncronos é que há um pequeno atraso entre a chegada do pulso de clock em sua entrada e sua presença em sua saída devido à circuitaria interna da porta.

Em circuitos assíncronos, esse atraso é chamado de Atraso de Propagação, dando ao contador assíncrono o apelido de “contador de propagação” e, em alguns casos de alta frequência, esse atraso pode produzir contagens de saída falsas.

Em circuitos de contadores de ripple de grandes bits, se o atraso dos estágios separados for somado para dar um atraso total no final da cadeia do contador, a diferença de tempo entre o sinal de entrada e o sinal de saída contado pode ser muito grande. É por isso que o Contador Assíncrono geralmente não é usado em circuitos de contagem de alta frequência onde grandes números de bits estão envolvidos.

Além disso, as saídas do contador não têm uma relação de tempo fixa entre si e não ocorrem ao mesmo tempo devido à sua sequência de clock. Em outras palavras, as frequências de saída tornam-se disponíveis uma a uma, em um efeito dominó. Assim, quanto mais flip-flops são adicionados a uma cadeia de contador assíncrono, menor se torna a frequência máxima de operação para garantir contagem precisa. Para superar o problema do atraso de propagação, Contadores Sincrônicos foram desenvolvidos.

Então, para resumir algumas das vantagens dos Contadores Assíncronos:

• Contadores Assíncronos podem ser facilmente feitos a partir de flip-flops do tipo Toggle ou D.
• Eles são chamados de “Contadores Assíncronos” porque a entrada de clock dos flip-flops não é acionada pelo mesmo sinal de clock.
• Cada saída na cadeia depende de uma mudança de estado da saída do flip-flop anterior.
• Contadores assíncronos são às vezes chamados de contadores de ripple porque os dados parecem “propagar” da saída de um flip-flop para a entrada do próximo.
• Eles podem ser implementados usando circuitos de contadores “divisão por n”.
• Contadores truncados podem produzir qualquer número de módulo.

Desvantagens dos Contadores Assíncronos:

• Um flip-flop de saída “re-sincronizador” extra pode ser necessário.
• Para contar uma sequência truncada não igual a 2ⁿ, lógica de feedback extra é necessária.
• Contar um grande número de bits, o atraso de propagação por estágios sucessivos pode se tornar indesejavelmente grande.
• Esse atraso lhes dá o apelido de “Contadores de Propagação”.
• Erros de contagem ocorrem em altas frequências de clock.
• Contadores Sincrônicos são mais rápidos e mais confiáveis, pois usam o mesmo sinal de clock para todos os flip-flops.

No próximo tutorial sobre >Contadores, veremos o Contador Sincrônico e veremos que a principal característica de um contador sincrônico é que a entrada de clock de cada flip-flop na cadeia está conectada a todos os flip-flops, de modo que eles sejam acionados simultaneamente.